Gate logico Triple AND Toshiba, 2 V → 6 V, 14 Pin, SOP

Immagine rappresentativa della gamma

Prodotto discontinuato

Documentazione Tecnica

Logica CMOS ad alta velocità
Tensione d'esercizio: da 2 a 6 V
Compatibilità: Ingresso CMOS, Uscita CMOS

Famiglia 74HC

Attributo	Valore
Funzione logica	AND
Tipo di montaggio	Montaggio superficiale
Numero di elementi	3
Number of Inputs per Gate	3
Ingresso trigger di Schmitt	No
Tipo di package	SOP
Numero pin	14
Famiglia logica	HC
Tensione di alimentazione operativa massima	6 V
Corrente massima di uscita ad alto livello	-5.2mA
Ritardo di propagazione massimo @ CL max	14 ns @ 6 V, 17 ns @ 4.5 V, 85 ns @ 2 V
Tensione di alimentazione operativa minima	2 V
Corrente massima di uscita a basso livello	5.2mA
Larghezza	5.3mm
Condizioni di test ritardo di propagazione	50pF
Massima temperatura operativa	+85 °C
Lunghezza	10.3mm
Minima temperatura operativa	-40 °C
Dimensioni	10.3 x 5.3 x 1.5mm
Altezza	1.5mm