- Codice RS:
- 188-2756
- Codice costruttore:
- W971GG6SB25I
- Costruttore:
- Winbond
Prodotto discontinuato
- Codice RS:
- 188-2756
- Codice costruttore:
- W971GG6SB25I
- Costruttore:
- Winbond
Documentazione Tecnica
Normative
Dettagli prodotto
W971GG6SB è una SDRAM DDR2 a 1G bit e la velocità coinvolge -18/18I/18J, -25/25N/25I/25J e -3.
Architettura della velocità di trasferimento dati doppia: due trasferimenti dati per ciclo di clock
Latenza CAS: 3, 4, 5, 6 e 7
Lunghezza del treno d'impulsi: 4 e 8
Valori di dati strobo differenziali bidirezionali (DQS e /DQS ) sono strasmessi / ricevuti con i dati
Allineamento Edge con dati di lettura e allineamento centrale con dati di scrittura
DLL allinea le transizioni DQ e DQS con clock
Ingressi di clock differenziali (CLK e /CLK)
Maschere di dati (DM) per la scrittura di dati
I comandi immessi su ogni bordo CLK positivo, i dati e la maschera dati sono referenziati a entrambi i bordi di /DQS
Posted /CAS programmable additive latency supported to make command and data bus efficiency
Latenza di lettura = Latenza Aggiuntiva più Latenza CAS (RL = al + CL)
Regolazione dell'impedenza Off-Chip-Driver (OCD) e On-Die-Termination (ODT) per una migliore qualità del segnale
Funzionamento automatico di precarica per treni d'impulsi di lettura e scrittura
Aggiornamento automatico e modalità di aggiornamento automatico
Spegnimento precaricato e spegnimento attivo
Scrivi Maschera Dati
Latenza di scrittura = Latenza di lettura - 1 (WL = RL - 1)
Interfaccia: SSTL_18
Latenza CAS: 3, 4, 5, 6 e 7
Lunghezza del treno d'impulsi: 4 e 8
Valori di dati strobo differenziali bidirezionali (DQS e /DQS ) sono strasmessi / ricevuti con i dati
Allineamento Edge con dati di lettura e allineamento centrale con dati di scrittura
DLL allinea le transizioni DQ e DQS con clock
Ingressi di clock differenziali (CLK e /CLK)
Maschere di dati (DM) per la scrittura di dati
I comandi immessi su ogni bordo CLK positivo, i dati e la maschera dati sono referenziati a entrambi i bordi di /DQS
Posted /CAS programmable additive latency supported to make command and data bus efficiency
Latenza di lettura = Latenza Aggiuntiva più Latenza CAS (RL = al + CL)
Regolazione dell'impedenza Off-Chip-Driver (OCD) e On-Die-Termination (ODT) per una migliore qualità del segnale
Funzionamento automatico di precarica per treni d'impulsi di lettura e scrittura
Aggiornamento automatico e modalità di aggiornamento automatico
Spegnimento precaricato e spegnimento attivo
Scrivi Maschera Dati
Latenza di scrittura = Latenza di lettura - 1 (WL = RL - 1)
Interfaccia: SSTL_18
Specifiche
Attributo | Valore |
---|---|
Dimensioni memoria | 1Gbit |
Organizzazione | 128M x 8 bit |
Numero di bit per parola | 8bit |
Numero di parole | 128M |
Tipo di montaggio | Montaggio superficiale |
Tipo di package | WBGA |
Numero pin | 84 |
Dimensioni | 12.6 x 8.1 x 0.8mm |
Altezza | 0.8mm |
Lunghezza | 12.6mm |
Tensione di alimentazione operativa minima | 1,7 V |
Larghezza | 8.1mm |
Massima temperatura operativa | +95 °C |
Minima temperatura operativa | -40 °C |
Tensione di alimentazione operativa massima | 1,9 V |