Buffer clock PLL CY2304SXI-1 133MHz max, SOIC 8 Pin

CY2304 è un buffer a ritardo zero da 3,3 V progettato per distribuire clock ad alta velocità in PC, workstation, trasmissione dati, telecomunicazioni e altre applicazioni ad alte prestazioni. Il componente è dotato di un anello ad aggancio di fase (PLL) on-chip che si blocca su un clock di ingresso presentato sul pin REF. Il feedback PLL deve essere inserito nel pin FBK e può essere ottenuto da una delle uscite. Il disallineamento ingresso-uscita è garantito essere inferiore a 250 ps, e il disallineamento uscita-uscita è garantito essere inferiore a 200 ps. Il modello CY2304 è dotato di due banchi di due uscite ciascuno. Il PLL CY2304 entra in uno stato di spegnimento quando non ci sono fronti di salita sull'ingresso REF. In questa modalità, tutte le uscite sono a tre stati e il PLL è spento, con un conseguente assorbimento di corrente inferiore a 25 μA. Più dispositivi CY2304 possono accettare lo stesso clock di ingresso e distribuirlo in un sistema. In questo caso, l'inclinazione tra le uscite di due dispositivi è garantita essere inferiore a 500 ps. Il modello CY2304 è disponibile in due diverse configurazioni.