Divisore di clock 49FCT3805APYG, 2 ingressi, SSOP 20 Pin

Il driver di clock non invertente/buffer Renesas Electronics è realizzato utilizzando la tecnologia CMOS a doppio metallo avanzata. Il dispositivo è costituito da due banche di driver, ognuno con una ventola di uscita 1:5 e il proprio controllo di abilitazione di uscita. Il dispositivo è dotato di un monitor del battito cardiaco per la diagnostica e l'azionamento PLL. L'uscita MON è identica a tutte le altre uscite e è conforme alle specifiche di uscita di questo documento. Offre ingressi a bassa capacità con isteresi. È progettato per la distribuzione di clock ad alta velocità in cui la qualità del segnale e la deviazione sono critiche. Consente inoltre l'azionamento di una linea di trasmissione punto-punto singola in applicazioni quali la distribuzione di indirizzi, in cui un segnale deve essere distribuito a più ricevitori con una bassa deviazione e un'elevata qualità del segnale.

Tecnologia CMOS 0,5 MICRON Bassa deviazione garantita <500 ps (max.) Distorsione del ciclo di lavoro molto bassa 1< ns (max.) Livelli di potenza CMOS molto bassi Ingressi e uscite compatibili TTL Gli ingressi possono essere azionati da componenti da 3,3 V o 5 V Due banche di uscita indipendenti con controllo a 3 stati Disponibili in contenitori SSOP, SOIC e QSOP