Bus Buffer Gate quad SN74LVC125AD
- Codice RS:
- 528-296
- Codice costruttore:
- SN74LVC125AD
- Costruttore:
- Texas Instruments
Prodotto discontinuato
- Codice RS:
- 528-296
- Codice costruttore:
- SN74LVC125AD
- Costruttore:
- Texas Instruments
Invertitori e buffer famiglia 74LVC, Texas Instruments
Gamma di inverter e buffer Texas Instruments della famiglia 74LVC di IC logici CMOS a bassa tensione. La famiglia 74LVC usa la tecnologia CMOS con gate di silicio ed è progettata per funzionare a 3,3 V, consentendo una significativa riduzione del consumo energetico rispetto ai sistemi a 5 V.
Tensione d'esercizio: 1,65 → 3,6 V
Tolleranza ingresso 5 V
Compatibilità: Ingresso LVTTL/TTL, Uscita LVCMOS
Le prestazioni di latch up superano 250 mA per JESD 17
Protezione ESD superiore a JESD 22
Tolleranza ingresso 5 V
Compatibilità: Ingresso LVTTL/TTL, Uscita LVCMOS
Le prestazioni di latch up superano 250 mA per JESD 17
Protezione ESD superiore a JESD 22
Famiglia 74LVC
Attributo | Valore |
|---|---|
| Famiglia logica | LVC |
| Tipo di montaggio | Montaggio superficiale |
| Tipo di package | SOIC |
| Numero pin | 14 |
| Minima temperatura operativa | -40 °C |
| Massima temperatura operativa | +125 °C |
| Corrente massima di uscita ad alto livello | -24mA |
| Corrente massima di uscita a basso livello | 24mA |
| Ritardo di propagazione massimo @ CL max | 5.3 ns @ 2.7 V |
| Dimensioni | 8.65 x 3.91 x 1.58mm |
| Tensione di alimentazione operativa massima | 3.6 V |
| Altezza | 1.58mm |
| Tensione di alimentazione operativa minima | 1.65 V |
| Condizioni di test ritardo di propagazione | 50pF |
| Larghezza | 3.91mm |
| Lunghezza | 8.65mm |
- Codice RS:
- 528-296
- Codice costruttore:
- SN74LVC125AD
- Costruttore:
- Texas Instruments
Invertitori e buffer famiglia 74LVC, Texas Instruments
Gamma di inverter e buffer Texas Instruments della famiglia 74LVC di IC logici CMOS a bassa tensione. La famiglia 74LVC usa la tecnologia CMOS con gate di silicio ed è progettata per funzionare a 3,3 V, consentendo una significativa riduzione del consumo energetico rispetto ai sistemi a 5 V.
Tensione d'esercizio: 1,65 → 3,6 V
Tolleranza ingresso 5 V
Compatibilità: Ingresso LVTTL/TTL, Uscita LVCMOS
Le prestazioni di latch up superano 250 mA per JESD 17
Protezione ESD superiore a JESD 22
Tolleranza ingresso 5 V
Compatibilità: Ingresso LVTTL/TTL, Uscita LVCMOS
Le prestazioni di latch up superano 250 mA per JESD 17
Protezione ESD superiore a JESD 22
Famiglia 74LVC
Attributo | Valore |
|---|---|
| Famiglia logica | LVC |
| Tipo di montaggio | Montaggio superficiale |
| Tipo di package | SOIC |
| Numero pin | 14 |
| Minima temperatura operativa | -40 °C |
| Massima temperatura operativa | +125 °C |
| Corrente massima di uscita ad alto livello | -24mA |
| Corrente massima di uscita a basso livello | 24mA |
| Ritardo di propagazione massimo @ CL max | 5.3 ns @ 2.7 V |
| Dimensioni | 8.65 x 3.91 x 1.58mm |
| Tensione di alimentazione operativa massima | 3.6 V |
| Altezza | 1.58mm |
| Tensione di alimentazione operativa minima | 1.65 V |
| Condizioni di test ritardo di propagazione | 50pF |
| Larghezza | 3.91mm |
| Lunghezza | 8.65mm |