Toshiba Decodificatore, SOIC 16 Pin
- Codice RS:
- 171-3556P
- Codice costruttore:
- 74HC138D
- Costruttore:
- Toshiba
Sconto per quantità disponibile
Visualizza le opzioni di prezzo per quantitàPrezzo per 150 unità (fornito in bobina)*
37,35 €
(IVA esclusa)
45,60 €
(IVA inclusa)
Consegna GRATUITA per ordini a partire da 60,00 €
In magazzino
- Più 7900 unità in spedizione dal 25 agosto 2026
Te ne servono di più? Inserisci la nuova quantità e clicca su "Controlla le date di consegna".
Unità | Per unità |
|---|---|
| 150 - 450 | 0,249 € |
| 500 - 950 | 0,224 € |
| 1000 + | 0,203 € |
*prezzo indicativo
- Codice RS:
- 171-3556P
- Codice costruttore:
- 74HC138D
- Costruttore:
- Toshiba
Specifiche
Documentazione Tecnica
Normative
Dettagli prodotto
Trova prodotti simili selezionando uno o più attributi.
Seleziona tutto | Attributo | Valore |
|---|---|---|
| Marchio | Toshiba | |
| Famiglia logica | 74HC | |
| Tipo prodotto | Decodificatore | |
| Numero di ingressi | 3 | |
| Funzione logica | Decodificatore | |
| Tipo montaggio | Superficie | |
| Tipo di package | SOIC | |
| Numero pin | 16 | |
| Tensione minima di alimentazione | 2V | |
| Tensione massima di alimentazione | 6V | |
| Minima temperatura operativa | -40°C | |
| Temperatura massima di funzionamento | 125°C | |
| Lunghezza | 10.2mm | |
| Altezza | 1.75mm | |
| Standard/Approvazioni | No | |
| Serie | 74HC | |
| Standard automobilistico | No | |
| Seleziona tutto | ||
|---|---|---|
Marchio Toshiba | ||
Famiglia logica 74HC | ||
Tipo prodotto Decodificatore | ||
Numero di ingressi 3 | ||
Funzione logica Decodificatore | ||
Tipo montaggio Superficie | ||
Tipo di package SOIC | ||
Numero pin 16 | ||
Tensione minima di alimentazione 2V | ||
Tensione massima di alimentazione 6V | ||
Minima temperatura operativa -40°C | ||
Temperatura massima di funzionamento 125°C | ||
Lunghezza 10.2mm | ||
Altezza 1.75mm | ||
Standard/Approvazioni No | ||
Serie 74HC | ||
Standard automobilistico No | ||
Il 74HC138D è un DECODIFICATORE CMOS 3 A 8 ad alta velocità fabbricato con tecnologia C2MOS con gate in silicio. Ottiene un funzionamento ad alta velocità simile all’equivalente LSTTL, mantenendo al contempo la bassa dissipazione di potenza del CMOS. Quando il dispositivo è attivato, 3 ingressi di selezione binari (A, B e C) determinano quale delle uscite (Y0 - Y7) sarà bassa. Quando l'ingresso di abilitazione G1 è tenuto basso, oppure G2A o G2B è tenuto alto, la funzione di decodifica è inibita e tutte le uscite diventano alte. Gli ingressi G1, G2A e G2B sono forniti per facilitare il collegamento a cascata e per essere usati come decodificatori di indirizzo per sistemi di memoria. Tutti gli ingressi sono dotati di circuiti di protezione contro le scariche elettrostatiche o le tensioni transienti eccessive
Alta velocità: tpd = 16 ns (tip.) in VCC = 5 V
Bassa dissipazione di potenza: ICC = 4 μA (max) a Ta = 25
Ritardi di propagazione bilanciati: tPLH ≈ tPHL
Ampia gamma di tensione di esercizio: VCC(opr) = da 2 a 6,0 V