IC flip flop 74HC73D-Q100J, HC, CMOS
- Codice RS:
- 243-4416P
- Codice costruttore:
- 74HC73D-Q100J
- Costruttore:
- Nexperia
Sconto per quantità disponibile
Prezzo per 50 unità (fornito in una striscia continua)*
17,25 €
(IVA esclusa)
21,05 €
(IVA inclusa)
Consegna GRATUITA per ordini a partire da 60,00 €
In magazzino
- 1925 unità pronte per la spedizione da un'altra sede
Te ne servono di più? Inserisci la nuova quantità e clicca su "Controlla le date di consegna".
Unità | Per unità |
|---|---|
| 50 - 75 | 0,345 € |
| 100 - 225 | 0,27 € |
| 250 - 975 | 0,252 € |
| 1000 + | 0,171 € |
*prezzo indicativo
- Codice RS:
- 243-4416P
- Codice costruttore:
- 74HC73D-Q100J
- Costruttore:
- Nexperia
Specifiche
Documentazione Tecnica
Normative
Dettagli prodotto
Trova prodotti simili selezionando uno o più attributi.
Seleziona tutto | Attributo | Valore |
|---|---|---|
| Marchio | Nexperia | |
| Famiglia logica | HC | |
| Funzione logica | Tipo JK | |
| Tipo di ingresso | Single Ended | |
| Tipo di uscita | CMOS | |
| Tipo di segnale in uscita | Differenziale | |
| Seleziona tutto | ||
|---|---|---|
Marchio Nexperia | ||
Famiglia logica HC | ||
Funzione logica Tipo JK | ||
Tipo di ingresso Single Ended | ||
Tipo di uscita CMOS | ||
Tipo di segnale in uscita Differenziale | ||
Flip-flop JK Nexperia a doppio innesco sul fronte negativo con ingressi J, K, clock (nCP) e reset (nR) individuali e uscite nQ e nQ complementari. Per un funzionamento prevedibile, gli ingressi J e K devono essere stabili un tempo di set-up prima della transizione del clock da HIGH a LOW. (nR) è asincrono, quando è LOW sovrascrive gli ingressi di clock e dati, forzando l'uscita nQ LOW e l'uscita nQ high. L'azione del trigger Schmitt nell'ingresso del clock rende il circuito altamente tollerante ai tempi di salita e discesa del clock più lenti. Gli ingressi includono diodi clamping. Ciò consente l'uso di resistenze di limitazione della corrente per interfacciare gli ingressi a tensioni superiori a VCC.
Qualifica del prodotto automotive in conformità con AEC-Q100 (Grado 1)
Specificato da -40 °C a +85 °C e da -40 °C a +125 °C
Dissipazione CMOS a bassa potenza
Ampio intervallo di tensione di alimentazione da 2,0 a 6,0 V
Elevata immunità al rumore
Prestazioni di latch-up superiori a 100 mA secondo JESD 78 Classe II Livello B
Specificato da -40 °C a +85 °C e da -40 °C a +125 °C
Dissipazione CMOS a bassa potenza
Ampio intervallo di tensione di alimentazione da 2,0 a 6,0 V
Elevata immunità al rumore
Prestazioni di latch-up superiori a 100 mA secondo JESD 78 Classe II Livello B