FPGA Xilinx XC6VLX75T-1FFG484C Virtex-6, 74496 celle, RAM 5616kbit, 74496 block, FCBGA 484 Pin
- Codice RS:
- 727-6002
- Codice costruttore:
- XC6VLX75T-1FFG484C
- Costruttore:
- Xilinx
Non disponibile
RS non distribuirà più questo prodotto.
- Codice RS:
- 727-6002
- Codice costruttore:
- XC6VLX75T-1FFG484C
- Costruttore:
- Xilinx
Specifiche
Documentazione Tecnica
Normative
Dettagli prodotto
Trova prodotti simili selezionando uno o più attributi.
Seleziona tutto | Attributo | Valore |
|---|---|---|
| Marchio | Xilinx | |
| Famiglia | Virtex-6 | |
| Numero di celle logiche | 74496 | |
| Numero di unità logiche | 74496 | |
| DSP dedicato | Sì | |
| Numero di moltiplicatori | 288 (25 x 18) | |
| Tipo di montaggio | Montaggio superficiale | |
| Tipo di package | FCBGA | |
| Numero pin | 484 | |
| Numero di bit RAM | 5616kbit | |
| Dimensioni | 23 x 23 x 2.26mm | |
| Altezza | 2.26mm | |
| Lunghezza | 23mm | |
| Massima temperatura operativa | +85 °C | |
| Tensione di alimentazione operativa massima | 1 V | |
| Larghezza | 23mm | |
| Minima temperatura operativa | 0 °C | |
| Seleziona tutto | ||
|---|---|---|
Marchio Xilinx | ||
Famiglia Virtex-6 | ||
Numero di celle logiche 74496 | ||
Numero di unità logiche 74496 | ||
DSP dedicato Sì | ||
Numero di moltiplicatori 288 (25 x 18) | ||
Tipo di montaggio Montaggio superficiale | ||
Tipo di package FCBGA | ||
Numero pin 484 | ||
Numero di bit RAM 5616kbit | ||
Dimensioni 23 x 23 x 2.26mm | ||
Altezza 2.26mm | ||
Lunghezza 23mm | ||
Massima temperatura operativa +85 °C | ||
Tensione di alimentazione operativa massima 1 V | ||
Larghezza 23mm | ||
Minima temperatura operativa 0 °C | ||
FPGA (Field Programmable Gate Array), Virtex-6, Xilinx
È disponibile un kit di valutazione per la famiglia Virtex-6: kit di valutazione Virtex-6 FPGA ML605 (codice RS: 727-8705)
Un FPGA è un dispositivo a semiconduttore costituito da una matrice di blocchi logici configurabili (CLB) collegati tramite interconnessioni programmabili. L'utente stabilisce le interconnessioni attraverso la programmazione SRAM. Un CLB può essere semplice (porte AND, OR, ecc.) o complesso (un blocco di RAM). L'FPGA consente di effettuare modifiche a un progetto anche una volta che il dispositivo è stato saldato in un circuito stampato.