Gate logico Quad AND Toshiba, 2 V → 6 V, 14 Pin, SOIC
- Codice RS:
- 171-3492
- Codice costruttore:
- 74HC08D
- Costruttore:
- Toshiba
Fuori catalogo
- Codice RS:
- 171-3492
- Codice costruttore:
- 74HC08D
- Costruttore:
- Toshiba
Specifiche
Documentazione Tecnica
Normative
Dettagli prodotto
Trova prodotti simili selezionando uno o più attributi.
Seleziona tutto | Attributo | Valore |
|---|---|---|
| Marchio | Toshiba | |
| Funzione logica | AND | |
| Tipo di montaggio | Montaggio superficiale | |
| Numero di elementi | 4 | |
| Number of Inputs per Gate | 2 | |
| Tipo di package | SOIC | |
| Numero pin | 14 | |
| Famiglia logica | 74HC | |
| Tensione di alimentazione operativa massima | 6 V | |
| Corrente massima di uscita ad alto livello | -5.2mA | |
| Ritardo di propagazione massimo @ CL max | 135 ns @ 50 pF | |
| Tensione di alimentazione operativa minima | 2 V | |
| Corrente massima di uscita a basso livello | 5.2mA | |
| Larghezza | 3.9mm | |
| Altezza | 1.38mm | |
| Massima temperatura operativa | +125 °C | |
| Lunghezza | 8.95mm | |
| Tipo di uscita | Buffer, CMOS | |
| Condizioni di test ritardo di propagazione | 50pF | |
| Dimensioni | 8.95 x 3.9 x 1.38mm | |
| Minima temperatura operativa | -40 °C | |
| Seleziona tutto | ||
|---|---|---|
Marchio Toshiba | ||
Funzione logica AND | ||
Tipo di montaggio Montaggio superficiale | ||
Numero di elementi 4 | ||
Number of Inputs per Gate 2 | ||
Tipo di package SOIC | ||
Numero pin 14 | ||
Famiglia logica 74HC | ||
Tensione di alimentazione operativa massima 6 V | ||
Corrente massima di uscita ad alto livello -5.2mA | ||
Ritardo di propagazione massimo @ CL max 135 ns @ 50 pF | ||
Tensione di alimentazione operativa minima 2 V | ||
Corrente massima di uscita a basso livello 5.2mA | ||
Larghezza 3.9mm | ||
Altezza 1.38mm | ||
Massima temperatura operativa +125 °C | ||
Lunghezza 8.95mm | ||
Tipo di uscita Buffer, CMOS | ||
Condizioni di test ritardo di propagazione 50pF | ||
Dimensioni 8.95 x 3.9 x 1.38mm | ||
Minima temperatura operativa -40 °C | ||
Il 74HC08D è un GATE NAND A TRIGGER DI SCHMITT A 2 INGRESSI CMOS ad alta velocità fabbricato con tecnologia C2MOS con gate in silicio. Ottiene un funzionamento ad alta velocità simile allequivalente LSTTL, mantenendo al contempo la bassa dissipazione di potenza del CMOS. La configurazione e la funzione dei pin sono le stesse del 74HC00D, mentre gli ingressi hanno il 25% di isteresi VCC e, grazie agli ingressi a trigger di Schmitt, il 74HC132D può essere usato come ricevitore di linea per segnali in ingresso lenti. Tutti gli ingressi sono dotati di circuiti di protezione contro le scariche elettrostatiche o le tensioni transienti eccessive.
Alta velocità: tpd = 6 ns (tip.) in VCC = 5 V
Bassa dissipazione di potenza: ICC = 1 μA (max) a Ta = 25
Ritardi di propagazione bilanciati: tPLH ≈ tPHL
Ampia gamma di tensione di esercizio: VCC(opr) = da 2 a 6,0 V
Bassa dissipazione di potenza: ICC = 1 μA (max) a Ta = 25
Ritardi di propagazione bilanciati: tPLH ≈ tPHL
Ampia gamma di tensione di esercizio: VCC(opr) = da 2 a 6,0 V
