Buffer LVDS 9DB102BGILF, ingresso TTL, uscita Buffer, TSSOP 20 Pin

Il buffer a ritardo zero 9DB102 di Renesas Electronics supporta i requisiti di clock PCI Express. Il 9DB102 è azionato da una coppia di uscita SRC differenziale da un generatore di clock principale conforme a IDT CK409/CK410 come il 952601 o 954101. Attenua il jitter sul clock di ingresso e ha una larghezza di banda PLL selezionabile per massimizzare le prestazioni in sistemi con o senza clock a spettro esteso.

Coppie di uscita differenziali HCSL da 2 - 0,7 V.
Jitter di fase: PCIe Gen2 < 3,1 ps rms
Jitter di fase: PCIe Gen1 < 86 ps Peak to Peak
Supporta la modalità buffer con ritardo zero e la modalità fanout
Programmazione della larghezza di banda disponibile
Funzionamento a 33-110 MHz in modalità PLL
Funzionamento a 10-110 MHz in modalità bypass