Winbond SDRAM DDR2 W9712G6KB25I, 128 MB Superficie, TFBGA 16 bit 84 Pin

Visualizza SDRAM
Sconto per quantità disponibile

Prezzo per 1 confezione da 5 unità*

11,16 €

(IVA esclusa)

13,615 €

(IVA inclusa)

Add to Basket
Selezionare o digitare la quantità
Temporaneamente esaurito
  • Spedizione a partire dal 06 luglio 2026
Te ne servono di più? Inserisci la nuova quantità e clicca su "Controlla le date di consegna".
Unità
Per unità
Per confezione*
5 - 52,232 €11,16 €
10 - 152,03 €10,15 €
20 - 451,992 €9,96 €
50 - 951,968 €9,84 €
100 +1,766 €8,83 €

*prezzo indicativo

Opzioni di confezione:
Codice RS:
188-2730
Codice costruttore:
W9712G6KB25I
Costruttore:
Winbond
Trova prodotti simili selezionando uno o più attributi.
Seleziona tutto

Marchio

Winbond

Tipo prodotto

SDRAM DDR2

Dimensione memoria

128MB

Organizzazione

16M x 8 Bit

Larghezza bus dati

16bit

Larghezza indirizzi bus

15bit

Numero bit per parola

8

Tempo massimo di accesso casuale

0.4ns

Numero parole

16M

Tipo montaggio

Superficie

Tipo di package

TFBGA

Numero pin

84

Minima temperatura operativa

-40°C

Temperatura massima di funzionamento

95°C

Lunghezza

12.6mm

Standard/Approvazioni

RoHS

Altezza

0.8mm

Serie

W9712G6KB

Larghezza

8.1 mm

Standard automobilistico

No

Tensione massima di alimentazione

1.9V

Tensione minima di alimentazione

1.7V

Corrente di alimentazione

135mA

W9712G6KB è una SDRAM DDR2 a 128M bit e la velocità coinvolge -25, 25I e -3.

Architettura della velocità di trasferimento dati doppia: due trasferimenti dati per ciclo di clock

Latenza CAS: 3, 4, 5 e 6

Lunghezza del treno d'impulsi: 4 e 8

Valori di dati strobo differenziali bidirezionali (DQS e /DQS ) sono strasmessi / ricevuti con i dati

Allineamento Edge con dati di lettura e allineamento centrale con dati di scrittura

DLL allinea le transizioni DQ e DQS con clock

Ingressi di clock differenziali (CLK e /CLK)

Maschere di dati (DM) per la scrittura di dati

I comandi immessi su ogni bordo CLK positivo, i dati e la maschera dati sono referenziati a entrambi i bordi di /DQS

Posted /CAS programmable additive latency supported to make command and data bus efficiency

Latenza di lettura = Latenza Aggiuntiva più Latenza CAS (RL = al + CL)

Regolazione dell'impedenza Off-Chip-Driver (OCD) e On-Die-Termination (ODT) per una migliore qualità del segnale

Funzionamento automatico di precarica per treni d'impulsi di lettura e scrittura

Aggiornamento automatico e modalità di aggiornamento automatico

Spegnimento precaricato e spegnimento attivo

Scrivi Maschera Dati

Latenza di scrittura = Latenza di lettura - 1 (WL = RL - 1)

Interfaccia: SSTL_18

Link consigliati

Recently viewed