Cypress Semiconductor, CY7C1412KV18-250B

La serie CY7C1412KV18 di Cypress Semiconductor è composta da SRAM con pipeline sincrona da 1,8 V, dotata di architettura QDR II. L'architettura QDR II è costituita da due porte separate: La porta di lettura e la porta di scrittura per accedere all'array di memoria. La porta di lettura ha uscite dati dedicate per supportare le operazioni di lettura e la porta di scrittura ha ingressi dati dedicati per supportare le operazioni di scrittura.

Clock a 333 MHz per un'elevata larghezza di banda
Burst di due parole su tutti gli accessi
Interfacce DDR (Double Data Rate) su entrambe le porte di lettura e scrittura a 333 MHz
Due clock di ingresso per una temporizzazione DDR precisa
Due clock di ingresso per i dati di uscita per ridurre al minimo il disallineamento dell'orologio e le mancate corrispondenze nel tempo di volo
Gli orologi Eco semplificano l'acquisizione dei dati in sistemi ad alta velocità
Il bus di ingresso indirizzo multiplex singolo blocca gli ingressi degli indirizzi per entrambe le porte di lettura e scrittura