Kit di progettazione Red Pitaya SDRlab

Lo starter kit per clock esterno Red Pitaya SDRlab 122-16 è la versione standard STEMlab 122-16 modificata in modo tale che il clock ADC e DAC possa essere fornito da un clock di sorgente esterna. Il clock esterno deve essere collegato ai pin + e - CLK ADC esterni. I livelli del segnale di clock esterno devono essere LVDS nella gamma da 1 MHz a 122,8 MHz in base alle specifiche ADC.

Processore MPCore dual-core ARM Cortex-A9
512 MB (4 Gb) di RAM
Personalizzato per SDR e altre applicazioni RF, bande HF e 50 MHz
Fornito con due ingressi ADC a 16 bit da 50 ohm