Buffer di clock 23S05E-1DCG, 8 elementi 200MHz max, SOIC 8 Pin

Il buffer di clock a ritardo zero Renesas Electronics è un buffer di clock ad anello di blocco di fase (PLL) ad alta velocità, progettato per le applicazioni di distribuzione di clock ad alta velocità. Il ritardo zero è ottenuto allineando la fase tra il clock in ingresso e il clock in uscita, operabile nella gamma da 10 a 200 MHz. Il feedback PLL è on-chip e viene ottenuto dal pad CLKOUT. In assenza di un clock di ingresso, si spegne.

Distribuisce un ingresso di clock a un banco di cinque uscite
Ritardo ingresso-uscita zero
Deviazione di uscita < 250ps
Basso jitter <200 ps ciclo-ciclo
Non è richiesta alcuna rete RC esterna