Buffer di clock 2305A-1DCG8 133MHz max, SOIC 8 Pin

Il buffer di clock ad anello di blocco di fase (PLL) ad alta velocità Renesas Electronics, progettato per le applicazioni di distribuzione di clock ad alta velocità. Il ritardo zero è ottenuto allineando la fase tra l'orologio in ingresso e l'orologio in uscita, operabile nella gamma da 10 a 133 MHz.

Distribuzione clock ad anello di bloccaggio di fase
Distribuisce un ingresso di clock a un banco di cinque uscite
Modalità di spegnimento
Disponibile in contenitore SOIC