Buffer clock PLL 9DB106BGILFT 105MHz max, TSSOP a 28 pin 28 Pin

Il buffer differenziale Renesas Electronics è un buffer di ritardo zero che supporta i requisiti di clock PCIe Gen1 e Gen2. È azionato da una coppia di uscita SRC differenziale da un generatore di clock principale conforme a IDT CK410 o CK505. Attenua i jitter sul clock di ingresso e ha una larghezza di banda PLL selezionabile per massimizzare le prestazioni in sistemi con o senza clock di spettro diffuso. Un'interfaccia SMBus consente il controllo della larghezza di banda PLL e delle opzioni di bypass, mentre i 2 pin di richiesta clock rendono il dispositivo adatto per le applicazioni di schede express.

L'interfaccia SMBus o le uscite inutilizzate possono essere disattivate qui
Compatibile con spettro diffuso o traccia clock di ingresso diffuso per basse EMI disponibili
La modalità PLL o bypass o PLL può attivare l'orologio in ingresso
Coppie di uscite differenziali in modalità di corrente da 6 a 0,7 V