Specifiche

Documentazione Tecnica

Normative

Dettagli prodotto

Trova prodotti simili selezionando uno o più attributi.

Seleziona tutto	Attributo	Valore
	Marchio	Microchip
	Tipo di network fisico	100BaseTX, 10BaseT
	Interfaccia host	BIU
	Interfaccia network	100BaseTX, 10BaseT
	Interfaccia	IC controller
	Modalità di comunicazione	Full Duplex, Half Duplex
	Flusso dati	100MBPS
	Modalità loopback	Interno
	Standard supportato	IEEE 802.3u, IEEE 802.3x
	Tipo di montaggio	Montaggio superficiale
	Tipo di package	LQFP
	Numero pin	48
	Auto-negoziazione	Sì
	Supporto DMA	Sì
	Tensione di alimentazione operativa tipica	3.3 V
	Dimensioni	7.1 x 7.1 x 1.45mm
	Massima temperatura operativa	+85 °C
	Minima temperatura operativa	-40 °C

	Seleziona tutto
	Marchio Microchip
	Tipo di network fisico 100BaseTX, 10BaseT
	Interfaccia host BIU
	Interfaccia network 100BaseTX, 10BaseT
	Interfaccia IC controller
	Modalità di comunicazione Full Duplex, Half Duplex
	Flusso dati 100MBPS
	Modalità loopback Interno
	Standard supportato IEEE 802.3u, IEEE 802.3x
	Tipo di montaggio Montaggio superficiale
	Tipo di package LQFP
	Numero pin 48
	Auto-negoziazione Sì
	Supporto DMA Sì
	Tensione di alimentazione operativa tipica 3.3 V
	Dimensioni 7.1 x 7.1 x 1.45mm
	Massima temperatura operativa +85 °C
	Minima temperatura operativa -40 °C

Datasheet

Paese di origine:: US

Il modello KSZ8851 è un chip per controller a porta singola con interfaccia CPU SPI o non-PCI a 8-/16-/32 bit. Disponibile in contenitori da 32-/48-/128-pin, il modello KSZ8851 è progettato per applicazioni che richiedono una connettività Ethernet ad alta produttività e vantaggiosa in sistemi incorporati tradizionali con MCU o MPU.

Controller Ethernet MAC e PHY integrati
Progettato per applicazioni a elevate prestazioni e alta velocità di trasferimento dei dati
Supporta 10BASE-T/100BASE-TX
Supporta il controllo di flusso full-duplex e il controllo di flusso della collisione back pressure half-duplex
Supporta la lettura e la scrittura di trasferimento dati burst DMA-slave
Supporta la generazione e il controllo checksum dell’IP Header (IPv4)/TCP/UDP/ICMP
Supporta la generazione e il controllo checksum IPv6 TCP/UDP/ICMP
Generazione e verifica CRC a 32 bit automatiche
La semplice interfaccia host simile a SRAM si collega facilmente ai più comuni MCU integrati.
Supporta più frame di dati per la trasmissione e la ricezione senza bus degli indirizzi e segnali di abilitazione byte
Supporta i processori Big- e Little-Endian

Controller Ethernet, interfaccia 100BaseTX, 10BaseT, host BIU, 48 Pin, 100MBPS, LQFP

Consegna GRATUITA per ordini a partire da 60,00 €

Link consigliati