Memoria Flash Infineon, 128Mbit, WSON, 8 Pin, CFI, SPI

Questa famiglia di dispositivi si collega a un sistema host tramite SPI. L'ingresso e l'uscita seriali SPI a singolo bit (i/o singolo o SIO) tradizionali sono
Supportati, oltre ai comandi seriali opzionali a due bit (Dual i/o o DIO) e a quattro bit (Quad i/o o QIO). Questa interfaccia a larghezza multipla
È denominato SPI Multi-i/o o mio. Inoltre, la famiglia FL-S aggiunge il supporto per i comandi di lettura DDR per SIO, Dio e QIO che trasferiscono
indirizzo e lettura dei dati su entrambi i bordi dell'orologio.
L'architettura Eclipse è dotata di un Page Programming buffer che consente di utilizzare fino a 128 parole (256 byte) o 256 parole (512 byte)
Programmato in un'unica operazione, con conseguente programmazione faster ed efficace cancellazione rispetto al programma SPI di generazione precedente o cancellazione
algoritmi.
L'esecuzione del codice direttamente dalla memoria flash è spesso chiamata Execute-In-Place o XIP. Utilizzando dispositivi FL-S a frequenze di clock più elevate
Supportata, con comandi QIO o DDR-QIO, la velocità di trasferimento di lettura dell'istruzione può corrispondere o superare l'interfaccia parallela tradizionale,
Memoria asincrona, NÉ flash, riducendo drasticamente il numero di segnali.
I prodotti S25FL128S e S25FL256S offrono densità elevate, unite alla flessibilità e alle prestazioni veloci richieste da una varietà
di applicazioni incorporate. Sono ideali per lo shadowing del codice, XIP e l'archiviazione dei dati.