Microcontrollore Microchip, AVR32, TQFP, AT32, 48 Pin, Montaggio superficiale, 32bit, 50MHz

AVR32 è un microprocessore RISC a 32 bit ad alte prestazioni, progettato per applicazioni integrate, con particolare attenzione al basso consumo energetico, all'alta densità di codice e alle elevate prestazioni. Il processore implementa un'unità di protezione di memoria (MPU) e un controller di interruzione rapida e flessibile per supportare sistemi operativi moderni e i sistemi operativi in tempo reale. Massime capacità di calcolo grazie a una serie ricca di istruzioni DSP.
Per sfruttare al massimo la potenza di un'architettura a 32 bit, l'AVR32 non è compatibile a livello binario con le precedenti architetture AVR. Per ottenere un'elevata densità di codice, il formato delle istruzioni è flessibile così da fornire istruzioni compatte a 16 bit ed estese a 32 bit. Sebbene la maggior parte delle istruzioni sia a 16 bit, sono implementate potenti istruzioni a 32 bit per migliorare ulteriormente le prestazioni. Le istruzioni compatte ed estese possono essere combinate liberamente nel flusso di istruzioni.

Il microcontrollore system-on-chip a 32 bit Microchip AT32UC3L è basato sul processore AVR32 UC RISC con frequenze fino a 50MHz. Funziona con un'alimentazione singola da 1,62 V a 3,6 V. Il processore implementa un'unità di protezione della memoria (MPU) e un controller di interruzione rapido e flessibile per il supporto di sistemi operativi moderni e in tempo reale. L'unità di accesso sicuro (SAU) viene utilizzata insieme all'MPU per fornire la sicurezza e l'integrità richieste. Il controller DMA (Peripheral Direct Memory Access) consente il trasferimento dei dati tra periferiche e memorie senza il coinvolgimento del processore, riducendo drasticamente i costi di elaborazione durante il trasferimento di flussi di dati continui e di grandi dimensioni. Il controller di interruzione esterno (EIC) consente ai pin di essere configurati come interruzioni esterne. Il sistema di gestione degli eventi delle periferiche consente alle periferiche di ricevere, reagire e inviare eventi delle periferiche senza l'intervento della CPU. Il timer di watchdog (WDT) ripristina il dispositivo a meno che non venga periodicamente sottoposto a manutenzione da parte del software.

Accesso sicuro dell'unità (SAU) per una protezione delle periferiche definita dall'utente
Trasferimenti dati ad alte prestazioni su bus separati per prestazioni migliorate
Memoria Flash interna ad alta velocità di 128 Kbyte
SRAM interna ad alta velocità di 32 Kbyte
Blocchi di sicurezza Flash e Area di configurazione definita dall'utente
Servizio di interruzione a bassa latenza con vettorizzazione automatica con priorità programmabile
Sistema di gestione degli eventi delle periferiche per la comunicazione diretta tra periferiche e periferiche
Frequenzimetro (FREQM) per la misurazione accurata della frequenza di clock
Sei canali timer/contatore a 16 bit (TC)
Canali PWM su tutti i pin i/o (PWMA)
Quattro ricevitori/trasmettitori sincroni/asincroni universali (USART)
Un'interfaccia SPI (Serial Peripheral Interface) master/slave con segnali di selezione chip
Nexus Classe 2+ integrato, controllo runtime, dati non intrusivi e tracciamento dei programmi
Tipo di contenitore TQFP/QFN/TLLGA a 48 pin (36 pin GPIO)