Microcontrollore MCU XMOS, QFN, 124 Pin

Un dispositivo XS1 combina diversi processori XCore™, ciascuno con la propria memoria, su un singolo chip. I processori programmabili sono per impieghi generali, ossia possono eseguire linguaggi come C; presentano inoltre un supporto diretto per elaborazione simultanea (multi-threading), comunicazione e ingresso-uscita. Uno switch a elevate prestazioni supporta la comunicazione tra i processori e sono forniti collegamenti XMOS tra chip in modo che i sistemi possono essere facilmente realizzati da più chip. I prodotti XS1 sono finalizzati a semplificare l'utilizzo di software per eseguire molte funzioni che sarebbero normalmente svolte dall'hardware: un esempio rilevante sono le interfacce e i controller di ingresso-uscita.

Ogni processore XCore offre le risorse seguenti:
Processore a 32 bit con fino a 500 MIPS
Otto thread hardware e 32 terminali canali
Dieci timer e sei blocchi clock
Quattro collegamenti XMOS
Memoria SRAM da 64 Kbyte e OTP da 8 Kbyte

XCore è un componente di elaborazione multithread con supporto di set di istruzioni per comunicazione, I/O e fasatura. L'esecuzione di thread è deterministica e il tempo impiegato per svolgere una sequenza di istruzioni può essere previsto in modo preciso. Questo consente ai software eseguiti su un processore XCore di effettuare numerose funzioni normalmente svolte dall'hardware, in particolare DSP e I/O. Ogni thread XCore dispone di una serie dedicata di registri e la pianificazione di thread viene eseguita dall'hardware. La comunicazione tra i thread è eseguita mediante canali hardware. Le istruzioni di comunicazione trasferiscono i dati direttamente tra registri del processore e canali, pianificando e annullando automaticamente i thread di comunicazione per controllare il flusso di dati. XCore presenta un efficiente set di istruzioni per supportare i linguaggi di programmazione sequenziali convenzionali. Le istruzioni di multithreading, comunicazione e ingresso-uscita sono ideate per supportare i moderni linguaggi di programmazione simultanei. Il set di istruzioni è facilmente estensibile per fornire istruzioni specifiche per singole applicazioni; queste comprendono attualmente il supporto per istruzioni aritmetiche lunghe CRC, DSP e crittografia. Ogni XCore dispone di un singolo sistema di memoria unificato, che viene condiviso per programma e dati da tutti i thread eseguiti dal core. Più thread possono condividere lo stesso programma nella memoria e trasferire tra loro la proprietà dei dati. Non viene utilizzata alcuna cache. Il processore XCore presenta una serie perfettamente integrata di porte I/O controllate direttamente dalle istruzioni. I dati sono trasferiti direttamente tra i registri del processore e le porte, evitando l'uso di memoria e riducendo al minimo la latenza. Le porte possono serializzare e deserializzare i dati, consentendo al processore di gestire flussi di dati ad alta velocità. Possono inoltre registrare l'arrivo dei dati tramite marcatura oraria e controllano con precisione il momento in cui i dati sono trasferiti ai o dai pin.