Microcontrollore Cypress Semiconductor, ARM Cortex-M3, QFN, CY8C58LP, 68 Pin, Montaggio superficiale, 32bit, 67MHz

Il PSoC 5LP (System-on-Chip incorporato programmabile) di Cypress Semiconductor incorpora memoria configurabile, microcontrollore (MCU), tutte le periferiche analogiche e digitali in un unico chip (IC). L'architettura della piattaforma PSoC 5LP ha un core ARM Cortex-M3 a 32 bit con controller di accesso diretto alla memoria (DMA) e processore con filtro digitale fino a 80 MHz.

Indirizzamento flessibile
Ampia gamma di tensione

Caratteristiche di funzionamento
Gamma di tensione: da 1,71 a 5,5 V, fino a 6 domini di potenza
Intervallo di temperatura (ambiente): Da -40 a 85 °C [1 Parti di temperatura estese: Da -40 a 105 °C
Funzionamento da c.c. a 80 MHz
Modalità di alimentazione
Modalità attiva 3,1 mA a 6 MHz, e 15,4 mA a 48 MHz
2 μA in modalità sleep
300-nA in modalità di sospensione con ritenzione della RAM
Regolatore boost da 0,5-V in ingresso fino a 5 V in uscita
Prestazioni
CPU a 32 bit ARM Cortex-M3, 32 ingressi di interrupt
Controller di accesso diretto alla memoria (DMA) a 24 canali
Processore di filtro digitale a 64 prese a 24 bit (DFB)
Memorie
Fino a 256 KB di flash di programma, con cache e funzioni di sicurezza
Fino a 32 KB di flash aggiuntivo per il codice di correzione degli errori (ECC)
Fino a 64 KB di RAM
EEPROM da 2 KB
Periferiche digitali
Quattro blocchi timer, contatore e PWM a 16 bit (TCPWM)
I2C, 1 Mbps di velocità del bus
Interfaccia periferica USB 2.0 Full-Speed (FS) a 12 Mbps (TID#10840032) con oscillatore interno[2]
Full CAN 2.0b, 16 Rx, 8 buffer Tx
Da 20 a 24 blocchi digitali universali (UDB), programmabili per creare un numero qualsiasi di funzioni:
Timer a 8, 16, 24 e 32 bit, contatori e PWMs
Interfacce I2C, UART, SPI, I2S, LIN 2.0
Controllo di ridondanza ciclico (CRC)
Generatori di sequenze pseudo casuali (PRS)
Decodificatori in quadratura
Funzioni logiche a livello di gate