Microprocessore AEC-Q100 Microchip, dsPIC MPU, 16 bit, 100 MHz, SSOP 28 Pin

Visualizza Microprocessori

Prezzo per 5 unità (fornito in tubo)*

9,36 €

(IVA esclusa)

11,42 €

(IVA inclusa)

Add to Basket
Selezionare o digitare la quantità
In magazzino
  • 15 unità pronte per la spedizione da un'altra sede
Te ne servono di più? Inserisci la nuova quantità e clicca su "Controlla le date di consegna".
Unità
Per unità
5 +1,872 €

*prezzo indicativo

Opzioni di confezione:
Codice RS:
179-3987P
Codice costruttore:
DSPIC33CK256MP502-I/SS
Costruttore:
Microchip
Trova prodotti simili selezionando uno o più attributi.
Seleziona tutto

Marchio

Microchip

Serie

dsPIC33CK256MP508

Tipo prodotto

Microprocessore

Core del dispositivo

dsPIC

Larghezza bus dati

16bit

Instruction Set Architecture

MPU

Frequenza di clock massima

100MHz

Tipo montaggio

Superficie

Tensione minima di alimentazione

3.6V

Tipo di package

SSOP

Numero pin

28

Tensione massima di alimentazione

3.6V

Minima temperatura operativa

-40°C

Temperatura massima di funzionamento

85°C

Lunghezza

10.5mm

Standard/Approvazioni

RoHS

Altezza

2mm

Larghezza

8.2 mm

Standard automobilistico

AEC-Q100

Numero processori

1

Microcontrollore DSP Microchip Technology


Il contenitore SSOP di tipo DsPIC33CH Microchip Technology, montaggio superficiale, microcontrollore DSP basato su CMOS a 28 pin e 16 bit ha una tensione nominale compresa tra 3V e 3,6 V. Ha un programma flash da 32Kbytes a 256K byte con ECC e da 8K a 24K RAM. Ciò consente la progettazione di sistemi di controllo motore ad alte prestazioni e di precisione più efficienti dal punto di vista energetico. Questo microprocessore viene utilizzato per controllare motori BLDC, PMSM, ACIM, SR e stepper più silenziosi e garantisce una maggiore durata del motore.

Caratteristiche e vantaggi


• PWM ad alta velocità a 8 canali con risoluzione 250ps

• architettura della CPU progettata per l'efficienza del codice (C e assemblaggio)

• interfaccia di comunicazione UART, SPI/I2S e CAN bus

• accumulatori a 40 bit a punto fisso (ACC) doppi per le operazioni DSP

• Divisione rapida a 6 cicli

• Quattro canali DMA

• Quattro serie di registri e accumulatori selezionati per il contesto di interruzione per core per interrupt rapido

• Ripristino all'accensione integrato e reset all'uscita marrone

• Ha Modificato l'architettura Harvard con dati a 16 bit e istruzioni a 24 bit

• Nove moduli MCCP/SCCP Che Includono timer, acquisizione/confronto e PWM

• un timer a 16 bit per impieghi generali

• la frequenza Di Funzionamento è 100MHz

• la temperatura Di Esercizio è compresa tra -40 °C e 85 °C.

• le funzioni di sicurezza sono DMT, ECC, WDT, CRC, Code Guard, ICSP, MBIST e funzioni di sicurezza per il monitoraggio dell'orologio in caso di guasto

• MAC/MPY a ciclo singolo con recupero dati doppio e riscrittura dei risultati

• supporto per i protocolli DMX, LIN/J2602 e IrDA

• Tre moduli DAC/comparatore analogico a 12 bit

• Tre modalità di risparmio energetico: Sleep, Idle e Doze

• Nessun loop sovraccarico

Certificazioni


• AEC-Q100 REVG

• IEC 60730