Gate logico Dual AND Toshiba, 2 V → 5,5 V, 14 Pin, TSSOP
- Codice RS:
- 171-3441
- Codice costruttore:
- 74VHC21FT
- Costruttore:
- Toshiba
Fuori catalogo
- Codice RS:
- 171-3441
- Codice costruttore:
- 74VHC21FT
- Costruttore:
- Toshiba
Specifiche
Documentazione Tecnica
Normative
Dettagli prodotto
Trova prodotti simili selezionando uno o più attributi.
Seleziona tutto | Attributo | Valore |
|---|---|---|
| Marchio | Toshiba | |
| Funzione logica | AND | |
| Tipo di montaggio | Montaggio superficiale | |
| Numero di elementi | 2 | |
| Number of Inputs per Gate | 4 | |
| Tipo di package | TSSOP | |
| Numero pin | 14 | |
| Famiglia logica | 74VHC | |
| Tipo di ingresso | CMOS, TTL | |
| Tensione di alimentazione operativa massima | 5,5 V | |
| Corrente massima di uscita ad alto livello | -8mA | |
| Ritardo di propagazione massimo @ CL max | 13.5 ns @ 50 pF | |
| Tensione di alimentazione operativa minima | 2 V | |
| Corrente massima di uscita a basso livello | 8mA | |
| Altezza | 1mm | |
| Minima temperatura operativa | -40 °C | |
| Dimensioni | 5 x 4.4 x 1mm | |
| Larghezza | 4.4mm | |
| Lunghezza | 5mm | |
| Condizioni di test ritardo di propagazione | 50pF | |
| Tipo di uscita | Buffer, CMOS | |
| Massima temperatura operativa | +125 °C | |
| Standard per uso automobilistico | AEC-Q100 | |
| Seleziona tutto | ||
|---|---|---|
Marchio Toshiba | ||
Funzione logica AND | ||
Tipo di montaggio Montaggio superficiale | ||
Numero di elementi 2 | ||
Number of Inputs per Gate 4 | ||
Tipo di package TSSOP | ||
Numero pin 14 | ||
Famiglia logica 74VHC | ||
Tipo di ingresso CMOS, TTL | ||
Tensione di alimentazione operativa massima 5,5 V | ||
Corrente massima di uscita ad alto livello -8mA | ||
Ritardo di propagazione massimo @ CL max 13.5 ns @ 50 pF | ||
Tensione di alimentazione operativa minima 2 V | ||
Corrente massima di uscita a basso livello 8mA | ||
Altezza 1mm | ||
Minima temperatura operativa -40 °C | ||
Dimensioni 5 x 4.4 x 1mm | ||
Larghezza 4.4mm | ||
Lunghezza 5mm | ||
Condizioni di test ritardo di propagazione 50pF | ||
Tipo di uscita Buffer, CMOS | ||
Massima temperatura operativa +125 °C | ||
Standard per uso automobilistico AEC-Q100 | ||
Il 74VHC21FT è un GATE AND A 4 INGRESSI CMOS avanzato ad alta velocità fabbricato con tecnologia C2MOS con gate in silicio. Ottiene un funzionamento ad alta velocità simile allequivalente TTL Schottky bipolare, mantenendo al contempo la bassa dissipazione di potenza del CMOS. Il circuito interno è composto da 4 stadi, tra cui unuscita buffer, che garantiscono un'elevata immunità al rumore e unuscita stabile. Un circuito di protezione in ingresso assicura lapplicazione di una tensione compresa tra 0 e 5,5 V sui pin di ingresso, indipendentemente dalla tensione di alimentazione. Questo dispositivo può essere utilizzato per interfacciare i sistemi da 5 a 3 V e due sistemi di alimentazione, come i backup per batteria. Questo circuito impedisce la distruzione del dispositivo dovuta alla mancata corrispondenza tra lalimentazione e le tensioni di ingresso.
Ampia temperatura d'esercizio: Topr = da -40 a 125
Alta velocità: tpd = 3,3 ns (tip.) in VCC = 5,0 V
Bassa dissipazione di potenza: ICC = 2 μA (max) a Ta = 25
Elevata immunità al rumore: VNIH = VNIL = 28% VCC (min)
La protezione contro lo spegnimento è prevista su tutti gli ingressi.
Ritardi di propagazione bilanciati: tPLH ≈ tPHL
Ampia gamma di tensione di esercizio: VCC(opr) = da 2 a 5,5 V
Pin e funzione compatibili con la serie 74 (AC/HC/AHC/LV, ecc.) tipo 21
Alta velocità: tpd = 3,3 ns (tip.) in VCC = 5,0 V
Bassa dissipazione di potenza: ICC = 2 μA (max) a Ta = 25
Elevata immunità al rumore: VNIH = VNIL = 28% VCC (min)
La protezione contro lo spegnimento è prevista su tutti gli ingressi.
Ritardi di propagazione bilanciati: tPLH ≈ tPHL
Ampia gamma di tensione di esercizio: VCC(opr) = da 2 a 5,5 V
Pin e funzione compatibili con la serie 74 (AC/HC/AHC/LV, ecc.) tipo 21
Link consigliati
- Gate logico Dual AND Toshiba5 V TSSOP
- Gate logico Dual NAND Toshiba5 V TSSOP
- Gate logico Quad AND Toshiba5 V TSSOP
- Gate logico Dual AND Nexperia5 V TSSOP
- Gate logico Dual AND Toshiba 14 Pin, SOIC
- Gate logico AND Toshiba5 V SOT-353
- Gate logico Dual AND Nexperia65 V → 3 14 Pin, TSSOP
- Gate logico Dual NOR Toshiba5 V SOT-505
