Memoria Flash Infineon NOR, 8 MB, TSOP, 48 Pin, CFI

Il dispositivo offre tempi di accesso fino a 55 ns, consentendo ai microprocessori ad alta velocità di funzionare senza stati di attesa. Per eliminare i conflitti sul bus, il dispositivo dispone di controlli separati di abilitazione chip (CE n.), abilitazione scrittura (N. DI PARTE) e abilitazione uscita (numero di parte).

La programmazione del dispositivo avviene eseguendo la sequenza dei comandi del programma. In questo modo viene avviato l'algoritmo Embedded Program un algoritmo interno che esegue automaticamente l'esecuzione della durata degli impulsi del programma e verifica il margine della cella corretto. La modalità di sblocco bypass facilita faster i tempi di programmazione richiedendo solo due cicli di scrittura per programmare i dati invece di quattro.

La cancellazione del dispositivo avviene eseguendo la sequenza dei comandi di cancellazione. Questo avvia l'algoritmo di cancellazione incorporato un algoritmo interno che preprogramma automaticamente l'array (se non è già programmato) prima di eseguire l'operazione di cancellazione. Duringerase, il dispositivo esegue automaticamente la cancellazione delle larghezze degli impulsi e verifica il margine della cella corretto. Il sistema host è in grado di rilevare se un'operazione di programmazione o cancellazione è completa osservando il pin RY/BY N. o leggendo i bit di stato DQ7(Data No. Polling) e DQ6 (TOGGLE). Una volta completato un ciclo di programmazione o cancellazione, il dispositivo è pronto per leggere i dati dell'array o per accettare un altro comando.