Memoria Flash Cypress Semiconductor, 8Mbit, TSOP, 48 Pin, CFI

Prezzo per 1 confezione da 5 unità*

11,38 €

(IVA esclusa)

13,885 €

(IVA inclusa)

Add to Basket
Selezionare o digitare la quantità
Ultimi pezzi su RS
  • 970 unità ancora disponibili, pronte per la spedizione da un'altra sede.
Unità
Per unità
Per confezione*
5 +2,276 €11,38 €

*prezzo indicativo

Opzioni di confezione:
Codice RS:
193-8785
Codice costruttore:
S29AL008J70TFI013
Costruttore:
Infineon
Trova prodotti simili selezionando uno o più attributi.
Seleziona tutto

Marchio

Infineon

Dimensioni memoria

8Mbit

Interfacce

CFI

Tipo di package

TSOP

Numero pin

48

Organizzazione

1M x 8 bit

Tipo di montaggio

Montaggio superficiale

Tipo di cella

NOR

Tensione di alimentazione operativa minima

2,7 V

Tensione di alimentazione operativa massima

3,6 V

Organizzazione a blocchi

Asimmetrico

Lunghezza

12mm

Altezza

1.05mm

Larghezza

18.4mm

Dimensioni

18.4 x 12 x 1.05mm

Serie

S29AL

Numero di parole

1M

Tempo di accesso casuale massimo

70ns

Standard per uso automobilistico

AEC-Q100

Massima temperatura operativa

+85 °C

Numero di bit per parola

8bit

Minima temperatura operativa

-40 °C

Paese di origine:
TH
S29AL008J è una memoria Flash da 8 Mbit, 3,0 Volt organizzata come 1.048.576 byte o 524.288 parole. Il dispositivo è disponibile in contenitori BGA a 48 sfere a passo fine (passo da 0,8 mm) e 48pin TSOP. I dati a livello di parola (x16) vengono visualizzati su DQ15–DQ0, i dati a livello di byte (x8) vengono visualizzati su DQ7–DQ0. Questo dispositivo è progettato per essere programmato in-system con alimentazione Vcc standard da 3,0 volt. Per le operazioni di scrittura o cancellazione non sono necessari un VPP da 12,0 V o 5,0 Vcc. Il dispositivo può anche essere programmato in programmatori EPROM standard.
Il dispositivo offre tempi di accesso fino a 55 ns, consentendo ai microprocessori ad alta velocità di funzionare senza stati di attesa. Per eliminare i conflitti sul bus, il dispositivo dispone di controlli separati di abilitazione chip (CE n.), abilitazione scrittura (N. DI PARTE) e abilitazione uscita (numero di parte).
La programmazione del dispositivo avviene eseguendo la sequenza dei comandi del programma. In questo modo viene avviato l'algoritmo Embedded Program un algoritmo interno che esegue automaticamente l'esecuzione della durata degli impulsi del programma e verifica il margine della cella corretto. La modalità di sblocco bypass facilita faster i tempi di programmazione richiedendo solo due cicli di scrittura per programmare i dati invece di quattro.
La cancellazione del dispositivo avviene eseguendo la sequenza dei comandi di cancellazione. Questo avvia l'algoritmo di cancellazione incorporato un algoritmo interno che preprogramma automaticamente l'array (se non è già programmato) prima di eseguire l'operazione di cancellazione. Duringerase, il dispositivo esegue automaticamente la cancellazione delle larghezze degli impulsi e verifica il margine della cella corretto. Il sistema host è in grado di rilevare se un'operazione di programmazione o cancellazione è completa osservando il pin RY/BY N. o leggendo i bit di stato DQ7(Data No. Polling) e DQ6 (TOGGLE). Una volta completato un ciclo di programmazione o cancellazione, il dispositivo è pronto per leggere i dati dell'array o per accettare un altro comando.

Link consigliati