Winbond SDRAM W972GG6KB25I, 2 GB Superficie, WBGA 16 bit 84 Pin

Name: Winbond SDRAM W972GG6KB25I, 2 GB Superficie, WBGA 16 bit 84 Pin
Brand: Winbond
SKU: 188-2835P
Availability: OutOfStock

Al momento non disponibile

Non sappiamo se questo articolo tornerà in stock, RS intende rimuoverlo a breve dall'assortimento.

Specifiche

Documentazione Tecnica

Normative

Dettagli prodotto

Trova prodotti simili selezionando uno o più attributi.

Seleziona tutto	Attributo	Valore
	Marchio	Winbond
	Tipo prodotto	SDRAM
	Dimensione memoria	2GB
	Organizzazione	256M x 8 bit
	Larghezza bus dati	16bit
	Larghezza indirizzi bus	17bit
	Frequenza di clock massima	533MHz
	Numero bit per parola	8
	Tempo massimo di accesso casuale	0.4ns
	Numero parole	256M
	Tipo montaggio	Superficie
	Tipo di package	WBGA
	Numero pin	84
	Minima temperatura operativa	-40°C
	Temperatura massima di funzionamento	95°C
	Larghezza	8.1mm
	Serie	W972GG6KB
	Standard/Approvazioni	RoHS
	Lunghezza	12.6mm
	Altezza	0.6mm
	Tensione minima di alimentazione	1.7V
	Corrente di alimentazione	280mA
	Standard automobilistico	No
	Tensione massima di alimentazione	1.9V

	Seleziona tutto
	Marchio Winbond
	Tipo prodotto SDRAM
	Dimensione memoria 2GB
	Organizzazione 256M x 8 bit
	Larghezza bus dati 16bit
	Larghezza indirizzi bus 17bit
	Frequenza di clock massima 533MHz
	Numero bit per parola 8
	Tempo massimo di accesso casuale 0.4ns
	Numero parole 256M
	Tipo montaggio Superficie
	Tipo di package WBGA
	Numero pin 84
	Minima temperatura operativa -40°C
	Temperatura massima di funzionamento 95°C
	Larghezza 8.1mm
	Serie W972GG6KB
	Standard/Approvazioni RoHS
	Lunghezza 12.6mm
	Altezza 0.6mm
	Tensione minima di alimentazione 1.7V
	Corrente di alimentazione 280mA
	Standard automobilistico No
	Tensione massima di alimentazione 1.9V

W972GG6KB è una SDRAM DDR2 a 2G bit e la velocità coinvolge -18, -25/25I e -3/-3I.

Architettura della velocità di trasferimento dati doppia: due trasferimenti dati per ciclo di clock

Latenza CAS: 3, 4, 5, 6 e 7

Lunghezza del treno d'impulsi: 4 e 8

Valori di dati strobo differenziali bidirezionali (DQS e /DQS ) sono strasmessi / ricevuti con i dati

Allineamento Edge con dati di lettura e allineamento centrale con dati di scrittura

DLL allinea le transizioni DQ e DQS con clock

Ingressi di clock differenziali (CLK e /CLK)

Maschere di dati (DM) per la scrittura di dati

I comandi immessi su ogni bordo CLK positivo, i dati e la maschera dati sono referenziati a entrambi i bordi di /DQS

Posted /CAS programmable additive latency supported to make command and data bus efficiency

Latenza di lettura = Latenza Aggiuntiva più Latenza CAS (RL = al + CL)

Regolazione dell'impedenza Off-Chip-Driver (OCD) e On-Die-Termination (ODT) per una migliore qualità del segnale

Funzionamento automatico di precarica per treni d'impulsi di lettura e scrittura

Aggiornamento automatico e modalità di aggiornamento automatico

Spegnimento precaricato e spegnimento attivo

Scrivi Maschera Dati

Latenza di scrittura = Latenza di lettura - 1 (WL = RL - 1)

Interfaccia: SSTL_18

Link consigliati