Buffer clock PLL CY2308SXI-1 133.3MHz max, SOIC 16 Pin

CY2308 è un buffer di ritardo zero da 3,3 V progettato per distribuire clock ad alta velocità in PC, workstation, trasmissione dati, telecomunicazioni e altre applicazioni ad alte prestazioni. La parte è dotata di un PLL on-chip che si blocca su un clock di ingresso presentato sul pin REF. Il feedback PLL è azionato da pin FBK esterno, pertanto l'utente ha la flessibilità di scegliere una qualsiasi delle uscite come ingresso di feedback e collegarla al pin FBK. Il disallineamento ingresso-uscita è inferiore a 250 ps e il disallineamento uscita-uscita è inferiore a 200 ps. Il CY2308 ha due banchi di quattro uscite ciascuno che è controllato dagli ingressi di selezione come mostrato nella tabella Seleziona decodifica ingresso a pagina 3. Se non sono richiesti tutti i clock di uscita, il banco B è a tre. Il clock di ingresso è applicato direttamente all'uscita per scopi di test di chip e sistema dagli ingressi di selezione. Il PLL CY2308 entra in uno stato di spegnimento quando non ci sono fronti di salita sull'ingresso REF. In questa modalità, tutte le uscite sono a tre stati e il PLL è spento, il che si traduce in un assorbimento di corrente inferiore a 25 μA.