Buffer clock PLL CY2308SXI-1 133.3MHz max, SOIC 16 Pin

Il CY2308 è un buffer a ritardo zero da 3,3 V progettato per distribuire clock ad alta velocità in PC, workstation, datacom, telecomunicazioni e altre applicazioni ad alte prestazioni. Il componente è dotato di un PLL su chip che si blocca a un clock di ingresso presentato sul pin REF. Il feedback PLL viene azionato dal pin FBK esterno, pertanto l'utente ha la flessibilità di scegliere una qualsiasi delle uscite come ingresso di feedback e collegarla al pin FBK. La deviazione ingresso-uscita è inferiore a 250 ps e la deviazione uscita-uscita è inferiore a 200 ps. Il CY2308 è dotato di due banche di quattro uscite ciascuna controllata dagli ingressi selezionati come mostrato nella tabella Decodifica ingresso selezionato a pagina 3. Se non sono richiesti tutti gli orologi di uscita, il banco B è a tre stati. L'orologio di ingresso viene applicato direttamente all'uscita per scopi di test del chip e del sistema dagli ingressi selezionati. Il CY2308 PLL entra in uno stato di spegnimento quando non ci sono bordi in salita sull'ingresso REF. In questa modalità, tutte le uscite sono a tre stati e il PLL è spento con conseguente assorbimento di corrente inferiore a 25 μA.