SDRAM S27KS0641DPBHI020, 64Mbit, 333Mbit/s, FBGA 24 Pin
- Codice RS:
- 181-8347P
- Codice costruttore:
- S27KS0641DPBHI020
- Costruttore:
- Infineon
Informazioni sulle scorte attualmente non disponibili
- Codice RS:
- 181-8347P
- Codice costruttore:
- S27KS0641DPBHI020
- Costruttore:
- Infineon
Specifiche
Documentazione Tecnica
Normative
Dettagli Prodotto
Trova prodotti simili selezionando uno o più attributi.
Seleziona tutto | Attributo | Valore |
|---|---|---|
| Marchio | Infineon | |
| Dimensioni memoria | 64Mbit | |
| Organizzazione | 8M x 8 bit | |
| Flusso dati | 333Mbit/s | |
| Larghezza del bus dati | 8bit | |
| Numero di bit per parola | 8bit | |
| Tempo di accesso casuale massimo | 36ns | |
| Numero di parole | 8M | |
| Tipo di montaggio | Montaggio superficiale | |
| Tipo di package | FBGA | |
| Numero pin | 24 | |
| Dimensioni | 8 x 6 x 0.8mm | |
| Altezza | 0.8mm | |
| Lunghezza | 8mm | |
| Tensione di alimentazione operativa massima | 1,95 V | |
| Larghezza | 6mm | |
| Massima temperatura operativa | +85 °C | |
| Tensione di alimentazione operativa minima | 1,7 V | |
| Minima temperatura operativa | -40 °C | |
| Seleziona tutto | ||
|---|---|---|
Marchio Infineon | ||
Dimensioni memoria 64Mbit | ||
Organizzazione 8M x 8 bit | ||
Flusso dati 333Mbit/s | ||
Larghezza del bus dati 8bit | ||
Numero di bit per parola 8bit | ||
Tempo di accesso casuale massimo 36ns | ||
Numero di parole 8M | ||
Tipo di montaggio Montaggio superficiale | ||
Tipo di package FBGA | ||
Numero pin 24 | ||
Dimensioni 8 x 6 x 0.8mm | ||
Altezza 0.8mm | ||
Lunghezza 8mm | ||
Tensione di alimentazione operativa massima 1,95 V | ||
Larghezza 6mm | ||
Massima temperatura operativa +85 °C | ||
Tensione di alimentazione operativa minima 1,7 V | ||
Minima temperatura operativa -40 °C | ||
3,0 V i/o, 11 segnali bus
Orologio a terminazione singola (CK)
1,8 V i/o, 12 segnali bus
Clock differenziale (CK, CK)
Selezione chip (n. CS)
Bus dati a 8 bit (DQ[7:0])
Lettura/Scrittura Dati Stroboscopici (Rwds)
Strobe/Maschera Dati Bidirezionale
Output all'inizio di tutte le transazioni per indicare la latenza di aggiornamento
Output durante le transazioni di lettura come Read Data Strobe
Input durante le transazioni di scrittura come maschera dati di scrittura
Tempo DCARS RWDS
Durante le transazioni di lettura RWDS è compensato da un secondo orologio, fase spostata da CK
L'orologio Con Sfasamento Viene utilizzato per spostare il bordo di transizione RWDS all'interno dell'occhio dei dati letti
Fino a 333 Mbps
Double-Data Rate (DDR) - due trasferimenti di dati per orologio
Velocità di clock di 166 MHz (333 Mbps) a 1,8 V Vcc
Frequenza di clock di 100 MHz (200 Mbps) a 3,0 V VCC Vcc
Transazioni burst sequenziali
Caratteristiche Di Burst Configurabili
Lunghezze raffica avvolte:
16 byte (8 clock)
32 byte (16 clock)
64 byte (32 clock)
128 byte (64 clock)
Burst lineare
Opzione ibrida - una raffica avvolta seguita da raffica lineare
Tipo di burst wrapping o lineare selezionato in ogni transazione
Potenza dell'unità di uscita configurabile
Modalità a bassa potenza
Spegnimento Completo
Contenitore
FBGA a 24 sfere
Orologio a terminazione singola (CK)
1,8 V i/o, 12 segnali bus
Clock differenziale (CK, CK)
Selezione chip (n. CS)
Bus dati a 8 bit (DQ[7:0])
Lettura/Scrittura Dati Stroboscopici (Rwds)
Strobe/Maschera Dati Bidirezionale
Output all'inizio di tutte le transazioni per indicare la latenza di aggiornamento
Output durante le transazioni di lettura come Read Data Strobe
Input durante le transazioni di scrittura come maschera dati di scrittura
Tempo DCARS RWDS
Durante le transazioni di lettura RWDS è compensato da un secondo orologio, fase spostata da CK
L'orologio Con Sfasamento Viene utilizzato per spostare il bordo di transizione RWDS all'interno dell'occhio dei dati letti
Fino a 333 Mbps
Double-Data Rate (DDR) - due trasferimenti di dati per orologio
Velocità di clock di 166 MHz (333 Mbps) a 1,8 V Vcc
Frequenza di clock di 100 MHz (200 Mbps) a 3,0 V VCC Vcc
Transazioni burst sequenziali
Caratteristiche Di Burst Configurabili
Lunghezze raffica avvolte:
16 byte (8 clock)
32 byte (16 clock)
64 byte (32 clock)
128 byte (64 clock)
Burst lineare
Opzione ibrida - una raffica avvolta seguita da raffica lineare
Tipo di burst wrapping o lineare selezionato in ogni transazione
Potenza dell'unità di uscita configurabile
Modalità a bassa potenza
Spegnimento Completo
Contenitore
FBGA a 24 sfere
Link consigliati
- SDRAM S27KS0641DPBHI020 333Mbit/s, FBGA 24 Pin
- SDRAM S27KL0642DPBHI020 400MBPS, FBGA a 24 sfere 24 Pin DDR
- SDRAM IM6416SDBATG-6I 166MHz, FBGA 54 Pin SDR
- SDRAM IM6432SDBATG-6I 166MHz, FBGA 90 Pin SDR
- SDRAM IM6416SDBABG-6I 166MHz, FBGA 54 Pin SDR
- SDRAM IM6432SDBABG-6I 166MHz, FBGA 90 Pin SDR
- Memoria SDRAM DDR S27KS0643GABHV020 200MHz7 V a 2 V, FBGA 24 Pin DDR
- SDRAM AS4C4M16SA-7BCN 200MHz6 V, FBGA 54 Pin DDR
