SDRAM W9712G6KB25I, 128Mbit, 200MHz, Da 1,7 V a 1,9 V, TFBGA 84 Pin DDR2

Visualizza SDRAM
Sconto per quantità disponibile

Prezzo per 10 unità (fornito in vassoio)*

20,30 €

(IVA esclusa)

24,80 €

(IVA inclusa)

Add to Basket
Selezionare o digitare la quantità
Temporaneamente esaurito
  • Spedizione a partire dal 07 maggio 2026
Te ne servono di più? Inserisci la nuova quantità e clicca su "Controlla le date di consegna".
Unità
Per unità
10 - 152,03 €
20 - 451,992 €
50 - 951,968 €
100 +1,766 €

*prezzo indicativo

Opzioni di confezione:
Codice RS:
188-2730P
Codice costruttore:
W9712G6KB25I
Costruttore:
Winbond
Trova prodotti simili selezionando uno o più attributi.
Seleziona tutto

Marchio

Winbond

Dimensioni memoria

128Mbit

Classe SDRAM

DDR2

Organizzazione

16M x 8 bit

Flusso dati

200MHz

Larghezza del bus dati

16bit

Larghezza del bus indirizzi

15bit

Numero di bit per parola

8bit

Tempo di accesso casuale massimo

0.4ns

Numero di parole

16M

Tipo di montaggio

Montaggio superficiale

Tipo di package

TFBGA

Numero pin

84

Dimensioni

12.6 x 8.1 x 0.8mm

Altezza

0.8mm

Lunghezza

12.6mm

Minima temperatura operativa

-40 °C

Larghezza

8.1mm

Tensione di alimentazione operativa minima

1,7 V

Massima temperatura operativa

+95 °C

Tensione di alimentazione operativa massima

1,9 V

Paese di origine:
TW
W9712G6KB è una SDRAM DDR2 a 128M bit e la velocità coinvolge -25, 25I e -3.

Architettura della velocità di trasferimento dati doppia: due trasferimenti dati per ciclo di clock
Latenza CAS: 3, 4, 5 e 6
Lunghezza del treno d'impulsi: 4 e 8
Valori di dati strobo differenziali bidirezionali (DQS e /DQS ) sono strasmessi / ricevuti con i dati
Allineamento Edge con dati di lettura e allineamento centrale con dati di scrittura
DLL allinea le transizioni DQ e DQS con clock
Ingressi di clock differenziali (CLK e /CLK)
Maschere di dati (DM) per la scrittura di dati
I comandi immessi su ogni bordo CLK positivo, i dati e la maschera dati sono referenziati a entrambi i bordi di /DQS
Posted /CAS programmable additive latency supported to make command and data bus efficiency
Latenza di lettura = Latenza Aggiuntiva più Latenza CAS (RL = al + CL)
Regolazione dell'impedenza Off-Chip-Driver (OCD) e On-Die-Termination (ODT) per una migliore qualità del segnale
Funzionamento automatico di precarica per treni d'impulsi di lettura e scrittura
Aggiornamento automatico e modalità di aggiornamento automatico
Spegnimento precaricato e spegnimento attivo
Scrivi Maschera Dati
Latenza di scrittura = Latenza di lettura - 1 (WL = RL - 1)
Interfaccia: SSTL_18

Link consigliati