Winbond SDRAM DDR2, 128 MB Superficie, TFBGA 16 bit 84 Pin
- Codice RS:
- 188-2730P
- Codice costruttore:
- W9712G6KB25I
- Costruttore:
- Winbond
Sconto per quantità disponibile
Visualizza le opzioni di prezzo per quantitàPrezzo per 10 unità (fornito in vassoio)*
20,90 €
(IVA esclusa)
25,50 €
(IVA inclusa)
Consegna GRATUITA per ordini a partire da 60,00 €
Temporaneamente esaurito
- Spedizione a partire dal 05 marzo 2027
Te ne servono di più? Inserisci la nuova quantità e clicca su "Controlla le date di consegna".
Unità | Per unità |
|---|---|
| 10 - 15 | 2,09 € |
| 20 - 45 | 2,052 € |
| 50 - 95 | 2,028 € |
| 100 + | 1,818 € |
*prezzo indicativo
- Codice RS:
- 188-2730P
- Codice costruttore:
- W9712G6KB25I
- Costruttore:
- Winbond
Specifiche
Documentazione Tecnica
Normative
Dettagli prodotto
Trova prodotti simili selezionando uno o più attributi.
Seleziona tutto | Attributo | Valore |
|---|---|---|
| Marchio | Winbond | |
| Dimensione memoria | 128MB | |
| Tipo prodotto | SDRAM DDR2 | |
| Organizzazione | 16M x 8 bit | |
| Larghezza bus dati | 16bit | |
| Larghezza indirizzi bus | 15bit | |
| Numero bit per parola | 8 | |
| Tempo massimo di accesso casuale | 0.4ns | |
| Numero parole | 16M | |
| Tipo montaggio | Superficie | |
| Tipo di package | TFBGA | |
| Numero pin | 84 | |
| Minima temperatura operativa | -40°C | |
| Temperatura massima di funzionamento | 95°C | |
| Standard/Approvazioni | RoHS | |
| Lunghezza | 12.6mm | |
| Larghezza | 8.1mm | |
| Serie | W9712G6KB | |
| Altezza | 0.8mm | |
| Tensione minima di alimentazione | 1.7V | |
| Corrente di alimentazione | 135mA | |
| Standard automobilistico | No | |
| Tensione massima di alimentazione | 1.9V | |
| Seleziona tutto | ||
|---|---|---|
Marchio Winbond | ||
Dimensione memoria 128MB | ||
Tipo prodotto SDRAM DDR2 | ||
Organizzazione 16M x 8 bit | ||
Larghezza bus dati 16bit | ||
Larghezza indirizzi bus 15bit | ||
Numero bit per parola 8 | ||
Tempo massimo di accesso casuale 0.4ns | ||
Numero parole 16M | ||
Tipo montaggio Superficie | ||
Tipo di package TFBGA | ||
Numero pin 84 | ||
Minima temperatura operativa -40°C | ||
Temperatura massima di funzionamento 95°C | ||
Standard/Approvazioni RoHS | ||
Lunghezza 12.6mm | ||
Larghezza 8.1mm | ||
Serie W9712G6KB | ||
Altezza 0.8mm | ||
Tensione minima di alimentazione 1.7V | ||
Corrente di alimentazione 135mA | ||
Standard automobilistico No | ||
Tensione massima di alimentazione 1.9V | ||
- Paese di origine:
- TW
W9712G6KB è una SDRAM DDR2 a 128M bit e la velocità coinvolge -25, 25I e -3.
Architettura della velocità di trasferimento dati doppia: due trasferimenti dati per ciclo di clock
Latenza CAS: 3, 4, 5 e 6
Lunghezza del treno d'impulsi: 4 e 8
Valori di dati strobo differenziali bidirezionali (DQS e /DQS ) sono strasmessi / ricevuti con i dati
Allineamento Edge con dati di lettura e allineamento centrale con dati di scrittura
DLL allinea le transizioni DQ e DQS con clock
Ingressi di clock differenziali (CLK e /CLK)
Maschere di dati (DM) per la scrittura di dati
I comandi immessi su ogni bordo CLK positivo, i dati e la maschera dati sono referenziati a entrambi i bordi di /DQS
Posted /CAS programmable additive latency supported to make command and data bus efficiency
Latenza di lettura = Latenza Aggiuntiva più Latenza CAS (RL = al + CL)
Regolazione dell'impedenza Off-Chip-Driver (OCD) e On-Die-Termination (ODT) per una migliore qualità del segnale
Funzionamento automatico di precarica per treni d'impulsi di lettura e scrittura
Aggiornamento automatico e modalità di aggiornamento automatico
Spegnimento precaricato e spegnimento attivo
Scrivi Maschera Dati
Latenza di scrittura = Latenza di lettura - 1 (WL = RL - 1)
Interfaccia: SSTL_18